























































































































































































































































































































































































































































































































































low pass filter were set to 128 fF so the change in voltage was .01797 V/nsec, .IC = dt
dV    
 
Once the Charge Pump’s functionally was shown to be operating correctly sample Input signals 
were then sent through the PFD to verify that the output of the Charge Pump, the control voltage, 
would be able to lock to a DC voltage. Refer to ​Figures 21, 22, 23, and 24, ​for simulations of the 
output of the low pass filter. In each case the settling nature of each signal is clearly visible. The 
“blips” seen on the signals are caused by the UP and DOWN switching action of the PFD. This 
occurs when they are both on at the same time. 
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 Figure 21: Input Signal of 50 MHz 
 
Figure 22: Input Signal of 100 MHz 
 
Figure 23: Input Signal of 200 MHz 
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 Figure 24: Input Signal of 100 MHz changed to 200 MHz after 500 nsec 
Using the Input signal shown above in ​Figure 24​, the settling time was found to be 
approximately 450 nsec which meets our specification of less than 500 nsec.   
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Voltage Controlled Oscillator 
Design 
As discussed before, the VCO is responsible for providing the frequency at which the Phase 
Locked Loop operates at. The frequency is variable, depending on the level of the voltage being 
sent to its control terminal. Depending on the design, the frequency will either increase or 
decrease as the control voltage is raised. For the purposes of this VCO design and test stage, the 
control voltage was simulated to determine the oscillator gain and KVCO characteristics, as well 
as its operable linear range. This will be explained in more detail in later sections. 
  
There were a number of different options for the design of the VCO, but ultimately a ring 
oscillator was chosen. This type of VCO employs an odd number of inverters connected to each 
other in a loop (See ​Figure 25)​. 
  
 
Figure 25: Simple Ring Oscillator Circuit Block Diagram 
  
At every run through the system, each node oscillates between a 1 and 0 due to the inverting 
action. This produces a waveform at a certain frequency at the output of the circuit. This 
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frequency is determined by f = 1/2Nt​d​, where f is the frequency, N is the number of inverter 
stages, and t​d ​is the time delay characteristic of the inverter being used.  
  
To implement a variable frequency “system” controlled by an external voltage, a current­starving 
NMOS was placed at the bottom node of each inverter as depicted in ​Figure 26 ​below​. 
  
 
Figure 26: Current­Starving Topology Utilizing an NMOS 
  
Figure 26​ shows an inverter chain with the PMOS source tied to the rail and the NMOS source 
tied to ground, with their gates and drains connected to each other. The NMOS at the bottom of 
each inverter serves as the “current­starver”. The control voltage is sent to the gate of this NMOS 
and can control the amount of current flowing through the chain. This, in turn, affects the 
frequency of the loop. 
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For the purposes of this PLL design, a low frequency specification was chosen. In this case, 
about 50 MHz to about 250 MHz with the least steep KVCO curve was desired. With this in 
mind, the first step in achieving these design goals was to do some transistor characterization to 
determine an optimal sizing ratio for the length and widths of the field effect transistor (FET) 
channels. 
  
Within Cadence, a simple NMOS was laid out and the drain source current (I​ds​) vs drain source 
voltage (V​ds​) plots were obtained for a gate source voltage (V​gs​) of about 0.7 volts. The channel 
length and widths were then varied to observe the effects that it might have on the I​ds​ vs V​ds​ plot. 
Refer to ​Figures 27, 28, and 29 ​for an example. 
  
 
Figure 27: Transistor I​ds ​vs V​ds ​plot 220/180nm W/L ratio 
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 Figure 28: Transistor I​ds ​vs V​ds ​plot 330/270nm W/L ratio 
  
 
Figure 29: Transistor I​ds ​vs V​ds ​plot 440/360nm W/L ratio 
  
As can be observed from the above figures, as the channel widths and lengths are increased, the 
more the curve flattens out towards the higher end of V​ds​. The goal of this exercise was to obtain 
the transistor channel width and length values that would maximize our KVCO linear range. 
That being said, there is a stark difference between the curvature depicted in ​Figures 27 and 29, 
but it was found that at higher width and length sizes, the curvature difference is negligible. At 
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this point the determining factor for the transistor channel sizes would be the affect it has on the 
frequency of the system as a whole. Recall from earlier that the two main methods for changing 
the frequency of a ring oscillator involve changing the number of inverters in the loop, and/or 
changing the channel and width lengths of the transistors, modifying their capacitance, and thus 
affecting the time that it takes for the nodes to oscillate between 1 and 0. In this particular case, a 
W/L value of 660/540nm, in addition to a 9 inverter string, was used to obtain our desired 
frequency. 
 
 ​Simulation 
With this design, the frequency increased as the control voltage was increased. In order to obtain 
the VCO gain, an excel graph was generated by plotting the frequency versus control voltage. 
The resulting plot can be seen in ​Figure 30. 
 
Figure 30: Control Voltage versus Frequency for the 660n/540n W/L Ratio 
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In ​Figure 30​, the linear portion of the graph contains the usable frequencies at which the VCO 
will operate properly. It is the tuning range within which the VCO must operate. The KVCO 
could be determined by finding the slope of this linear portion. In this case, the tuning range was 
roughly between 25MHz to 285MHz, encompassing a control voltage range of about 0.5V to 1V 
(0.5V range). This is about a third of our full voltage range of 0­1.8V. We didn’t want to limit 
our input voltage range to a fraction of our rail and so set about to modify the design in order to 
make the KVCO slope as shallow as possible. 
  
The first modification came in the form of a current mirror control “system” that would be 
mirrored with all the current starving NMOS transistors below the inverter ring. The control 
voltage would be sent solely to the gate of an N channel device connected to the drain of the 
current mirror. Once the same analysis was performed on this circuit, the following excel plot 
was obtained. 
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Figure 31: Control Voltage versus Frequency with an NMOS Control 
  
In ​Figure 31,​ it can be noticed that the KVCO of the circuit has become slightly shallower. The 
linear portion of this graph extends from about 1.1V to 1.7V. This is a very slight different from 
the previous 0.5V difference. 
  
One more change was made to the design in order to decrease the steepness of the KVCO 
Characteristic. Simply put, the NMOS connected to the rail was replaced with a P Channel 
device (see ​Figure 32​). With some modifications to the channel length and width ratio, this 
allows the control voltage to pull all the way down to 0 V and provided a much more linear 
KVCO characteristic (see ​Figure 34)​. ​Figure 33​ depicts the difference that just changing the 
NMOS to a PMOS made, whereas ​Figure 34 ​depicts the final plot once the W/L values had been 
changed to the desired specifications. 
  
 
Figure 32: Nine Inverters in Series with PMOS Control for Current Mirror 
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Figure 33: Control Voltage vs. Frequency when replacing NMOS control with PMOS 660n/540n 
  
 
Figure 34: Control Voltage vs. Frequency when replacing NMOS control with PMOS 540n/660n 
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In ​Figure 34​ it can be noticed that almost the entire range of control voltage values is usable in 
this linear range. The voltage can be varied from 0V to 1.4V while still maintaining linearity. 
This results in a change of frequency from about 235MHz to 2MHz, well within the desired 
frequency range. 
  
The only difference between this design and the one incorporating the NMOS is that the 
frequency now decreases instead of increasing as the control voltage is raised. This change in 
direction shouldn’t matter and can be resolved easily by switching the input terminals to the 
phase frequency detector. The final product of this design is a VCO that changes frequency 
linearly from 2MHz to 235MHz over the range of 0 to 1.4 volts. Refer to ​Figure 35 ​for an 
illustration of this. 
  
 
Figure 35: Frequency Changing as Control Voltage Changes 
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The 1V spike seen at the rails at high frequencies is due to the capacitances charging up to above 
and below rails. A small capacitor could be placed between the power and ground rails to negate 
this effect, but it was determined unnecessary for the purposes of this design as capacitors take a 
large amount of space on the chip layout.  
 
The final step for the VCO implementation is to calculate the KVCO value which is as simple as 
obtaining the slope from the control voltage versus frequency plot depicted in ​Figure 34​. The 
linear range extends from 0V to about 1.3V. With that in mind, the negative slope is calculated to 
be 174.7 MHz/V. 
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Final Implementation 
After each the design and verification of each block was completed the whole PLL was 
connected together so the functionality could be tested.   
 
 
Figure 36: PLL Block Diagram 
When connecting all of the blocks together, shown above in ​Figure 36​,  the PFD’s UP and 
DOWN outputs were tied to the Charge Pump’s  DOWN and UP inputs respectively.  This was 
because of the choice to use a PMOS driven VCO.  Since the VCO is driven using a PMOS 
instead of a NMOS as the control voltage decreases the frequency increases.  Becauses of this for 
the Reference signal outputted from the VCO to speed up, the control voltage would have to be 
lowered.  For this to happen the DOWN signal at the input of the Charge Pump would have to 
have a larger duty cycle than the UP input.  So assuming that the Input signal is at a higher 
frequency than the Reference signal the PFD will output a higher duty cycle signal from the UP 
output which is then fed into the DOWN input of the Charge Pump increasing the frequency of 
the Reference signal.  The two inverters connected to the output of the PLL were added to make 
the rising and falling edges more precise. In the figures below the blue VCO signal represents the 
output of the VCO and the green Output signal represents the same signal after having passed 
through both inverters. 
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 For testing the PLL the frequency range chosen to test was bound by the VCO’s region of 
operation.  It was found that the VCO could operate from 50­235 MHz so those frequencies were 
used at the boundaries of the operation of the PLL.   
 
Figure 37: Input Signal of 100 MHz 
The first test was a 100 MHz signal that was used as a sort of midpoint to make sure the PLL 
was operating correctly before we tried frequencies closer to the boundaries.  From ​Figure 37​ it 
can be observed that after approximately 200 nsec the PLL output is able to latch onto the input 
signal.   
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 Figure 38: Input Signal of 200 MHz 
Similar to the 100 MHz case the settling time is also about 200 nsec but at 200 MHz the output 
signal doesn’t go to a fully stable state as there is still some ripple observed shown above in 
Figure 38​.  
 
Figure 39: Input Signal of 50 MHz 
The settling time for the 50 MHz in​ Figure 39​ was also close to 200 nsec but the output was 
much more stable than the 200 MHz signal. 
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 Figure 40: Input Signal of 100­200 MHz  
The final test case was one where the frequency was changed from 100 MHz to 150 MHz after 
300 nsec, which was hopefully enough time for the system to lock at both frequency inputs.  It 
was observed that the PLL was able to lock at both frequencies shown in​ Figure 40. 
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 Figure 41: Layout of the PLL 
The layout of the PLL, shown above in​ Figure 41​, was originally a goal to be completed but 
because of many different problems using the Layout tools in Cadence we weren’t able to.  The 
Auto Routing tool was only able to make approximately 70% of the connections and there were 
hundreds of DRC errors associated with it.  This gave us limited options on how to complete this 
objective.  Each DRC error could have been dealt with one by one or the whole PLL could have 
been manually routed but due to time constraints neither of these options seemed realistic.   
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Conclusion 
Overall, designing a PLL gave us a great opportunity to go through the entire design process of 
an IC.  By researching, designing, and testing the PLL we were able to review and expand on 
many different topics that have been learned throughout our college career.  Since PLL design 
requires knowledge of control systems, analog, digital circuitry and communications, this project 
served as a perfect means to exercise this knowledge in a “real­world” application. Also by using 
Cadence’s Virtuoso software we were able to gain experience using a design tool that is used in 
industry.  It was unfortunate that we were not able to take this project to the tapeout stage, but 
the design process took longer than anticipated and the layout was proving to be more 
challenging due to program restraints. In any case, the design and schematic work proved 
challenging in its own right and provided us with an opportunity to approach a design oriented 
project with many different options.   
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Appendix A: Senior Project Analysis 
 
Project Title:​ Phase Locked Loop Integrated Circuit 
Students:​ Jonathan Bonello and Scott Buchanan 
Advisor:​ Professor Tina Smilkstein  
1. Summary of Functional Requirements 
This project focuses on the design and application of a Phase Locked Loop (PLL). The 
PLL will consist of a number of components, most notably a voltage controlled oscillator, 
phase frequency detector, charge pump, and loop filter.  The design of this project will 
focus around these four components, and the process behind them. 
2. Primary Constraints 
The largest challenges associated with this project will come from a lack of knowledge 
about PLL layout and design.  A large amount of personal research will need to be done 
to understand PLL operation and design techniques inside and out, especially since PLLs 
have not been covered in the Electrical Engineering coursework taken up to this date.  On 
top of this, the Cadence Virtuoso Layout Suite will need to be learned.  It will take a 
number of weeks to become proficient at this software, and it is only until then that 
significant progress will be able to be made on this project. 
3. Economic 
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As far as our own economic details are concerned, the monetary cost of this project will 
be little to none.  Online sources as well as books and journals on PLL design can all be 
referenced for no charge.  In addition to this, there will be no bill of physical materials as 
the Cadence software will be used to design and simulate the integrated circuit.  This 
process will most likely not carry over into tape­out and so there will be no material costs 
associated with that.  However, if this were a circuit design company creating this chip, 
the costs would be significantly larger.  The Cadence software in and of itself costs 
upwards of $250,000.  A company wanting to use this software commercially would be 
subject to these costs.  In addition, the fabrication and testing process could cost an 
extensive amount.  
 
As far as time is concerned, the development time was split up as follows: the fall term 
included preliminary VCO, and Phase Frequency Detector design as well as taking the 
time to learn more about the Cadence software and PLL design techniques.  The winter 
term was focused around polishing our existing designs and designing a loop filter to help 
the PLL meet the specifications listed. Spring term involved final system implementation 
and final compiling of all the documentation regarding the project.   
4. If Manufactured on a Commercial Basis 
Since this IC is being designed to be added to multiple type of systems it will be available 
for purchase separately.  If it were manufactured in mass the price per unit would drop 
considerably and we might see the PLL price drop to around three or four dollars per 
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chip.  In this case, a profit of five dollars could be made per chip.  If the need for such a 
PLL begins to increase, since technology is always trending toward faster and more 
accurate operating speeds, then more of this product can be sold.  Understandably, the 
manufacturing of this product would take a number of years to pay off the costs of the 
Cadence software and testing procedures. 
5. Environmental 
The only environmental concerns would be those associated with powering the 
computers that will be running the simulations as well as the fabrication process. The 
fabrication process involved uses many rare metals and silicon.  It involves many 
chemicals which can also be harmful to the environment if disposed of improperly.  On 
top of this there is, of course, the cost of electricity to run the fabrication machines.  This 
has an impact on the environment.  As far as our project is concerned, if the tape­out 
stage is not reached, none of these will be of any immediate concern. 
6. Manufacturability 
As far as manufacturing is concerned, a partnership with a manufacturing company 
would definitely need to be formed.  Trying to fabricate this chip without the aid of a 
large facility dedicated towards that purpose would be unreasonable.  It would simply be 
too expensive.  On top of this, our chip is being developed in the IBM 180nm cmrf7sF 
process. The fabrication company we pick would need to support this process.  Given that 
there are many of these companies, this shouldn’t be an issue.  Complications may arise 
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if facilities need to be shut down for any number of reasons, but in general there is a wide 
range of available options for manufacturing. 
7. Sustainability 
There are not many sustainability concerns tied to this project.  Once the chip has been 
fabricated and is installed on the board level, very little to no upkeep is required to ensure 
proper operation.  The only impact this product will have on sustainable use of resources 
is that of electricity use.  With this in mind, upgrades to improve its sustainability feature 
would be along the lines of minimal power use/low power operation.  This would 
minimize the electricity being used while running this product.  Attempting to upgrade 
the chip to implement this feature would be an extensive process and would require 
re­design of the circuits involved, and more testing to ensure it operates as intended.  
8. Ethical 
To examine the ethical issues related to this project, the pertinent IEEE code of ethics 
will be cited. The code states that it is imperative that the engineer is able “to seek, 
accept, and offer honest criticism of technical work, to acknowledge and correct errors, 
and to credit properly the contributions of others” [6]. This is an issue commonly 
encountered among students and is one that will be adhered to throughout the duration of 
this project.  If a project member fails to accept honest criticism of his/her technical 
work, serious problems regarding the circuit’s functionality could arise, resulting in 
product defect, and subsequently, loss of revenue for the company producing it. 
Depending on the application of the product being used, lives could be put at risk as well. 
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Although the risk of loss of life should not be a concern for this project, this ethical code 
will still need to be followed.  
 
One other pillar of the code of ethics that especially applies to this project is the 
agreement “to assist colleagues and co­workers in their professional development and to 
support them in following this code of ethics” [6]. Throughout this project, Scott and 
Jonathan will be helping each other grow professionally. Whether it’s keeping each other 
accountable for the technical work we do, or being honest in stating claims about 
estimates we will ensure our actions are consistent with the other pillars in the IEEE code 
of ethics.  
9. Health and Safety 
This chip will have almost no risk associated with it once it has been manufactured and 
installed on the board level.  There is no worry of electrical shock as the power that runs 
the chip is not enough to cause damage to the human body.  During manufacturing 
however there may be the usual safety concerns surrounding operation and use of the 
equipment used to fabricate.  
10. Social and Political 
As far as social issues are concerned, again, the fabrication and manufacturing processes 
will make the most impact.  Depending on where the chip will be fabricated, the 
company that acquires the job will have more work, stimulating the local economy. 
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Whether this is in the United States or abroad, this will be an effect to consider. 
Stakeholders include the above mentioned fabrication company and the companies that 
utilize such PLLs. Regarding the actual product itself, its implementation into many 
different applications might cause an impact on society as PLLs are used in all manners 
of applications.  However, this effect will be extremely difficult to recognize 
immediately, and is not exclusively tied to the production of our chip. 
11. Development 
During this development process, Scott and I were required to learn and become 
proficient at the Cadence Virtuoso Layout Suite.  This necessitated us to take a course 
and complete a number of tutorials. Being an industry­grade software program, this was 
not a trivial task.  On top of this, a review of circuit design techniques as well a broad 
understanding of PLLs was required.  Only until these two aspects were combined were 
we able to begin the actual design cycle. During this time, care was taken to ensure 
proper circuit operation through extensive simulation and testing.  In addition, the design 
was being constantly checked against the system requirements specified in the project 
document. 
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